讲师 : 胡瑜

专业 ： 计算机科学与技术

所在单位 ： 计算技术研究所

教师简介 ： 研究方向： 数字集成电路、计算机体系结构 毕业院校： 1993-09-01—1997-07-01 电子科技大学 本科 1997-09-01—1999-07-01 电子科技大学 硕士 1999-09-01—2003-07-01 电子科技大学 博士 获奖： 北京市科学技术奖（基础研究类） 三等奖 市地 2007 北京市科技新星计划 市地 2007 北京市科学技术奖（发明类） 二等奖 市地 2008 中国计算机学会王选奖 二等奖 专项 2008 中科院卢嘉锡青年人才奖 院级 2009 中国质量协会质量技术奖 一等奖 部委 2011 中国科学院计算技术研究所所长奖教金 研究所（学校） 2011 中科院朱李月华优秀教师奖 院级 2013 论文： Cross-layer Optimized Placement and Routing for FPGA Soft Error Mitigation On Diagnosis of Multiple Faults Using Compacted Responses Exploiting Free LUT Entries to Mitigate Soft Errors in SRAM-based FPGAs Scan Chain Design for Shift Power Reduction in Scan-based Testing Capture-Power-Aware Test Data Compression Using Selective Encoding A Domain Partition Model Approach to the Online Fault Recovery of FPGA-Based Reconfigurable Systems A Cost-effective Substantial-impact-filter Based Method to Tolerate Voltage Emergencies Transparent Dynamic Binding with Fault-Tolerant Cache Coherence Protocol for Chip Multiprocessors IVF: Characterizing the Vulnerability of Microprocessor Structures to Intermittent Faults Off-path Leakage Power Aware Routing for SRAM-based FPGAs Orchestrator: a Low-cost Solution to Reduce Voltage Emergencies for Multi-threaded Applications Capturing Post-Silicon Variation by Layout-Aware Path-Delay Testing Partial-SET: Write Speedup of PCM Main Memory Guarding Against Voltage Emergencies in Multi-threaded Applications TSocket: Thermal Sustainable Power Budgeting SwimmingLane: A composite approach to mitigate voltage droop effects in 3D power delivery network Diagnose Failures Caused by Multiple Locations at a Time A Reliability-Oriented Placement and Routing Algorithm for SRAM-based FPGAs Diagnose Failures Caused by Multiple Locations At-a-Time 专著： 数字集成电路容错设计 专利： 一种片上多核处理器的测试电路及其可测试性设计方法 一种扫描链诊断向量生成方法和装置及扫描链诊断方法 一种测试外壳电路及其设计方法 一种故障诊断系统及方法 微处理器可靠性评测方法及其系统 SRAM 型FPGA 的低功耗设计方法